# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-242402

(43)Date of publication of application: 11.09.1998

(51)Int.CI.

04:59pm

H01L 27/08 H01L 29/66 H01L 29/78 H01L 29/7B6 H01L 49/0D

(21)Application number: 09-358857

26.12.1997

(71)Applicant: TOSHIBA CORP

(72)Inventor: UCHIDA KEN

CHOKAI AKIRA OHATA AKIKO **KOGA JUNJI** 

(30)Priority

(22)Date of filing:

Priority number: 08357186

Priority date : 26.12.1996


Priority country: JP

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device where a device such as a single electronic transistor and a device such as a conventional CMOS can be mixedly mounted by fully utilizing each feature.

SOLUTION: In a semiconductor integrated circuit device that uses a silicon substrate 11 and an SOI substrate consisting of a buried insulation film 12 that is formed on the silicon substrate 11 and a surface silicon layer 13 that is formed on the buried insulation film 12, at least one of semiconductor devices 32a and 32b is formed on the silicon substrate 11, and at least one of semiconductor devices 31a and 31c is formed on the surface silicon layer 13. A semiconductor device 31 that is formed on the silicon layer operates with a power voltage that is smaller than that of a semiconductor device 32 being formed on the semiconductor substrate.



# LEGAL STATUS

[Date of request for examination]

07.01.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

310 820 5988

T-976 P.037/118 F-748

[Date of final disposal for application]

[Patent number]

3155946

[Date of registration]

02.02.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出國公園番号

# 特開平10-242402

(43)公開日 平成10年(1998)9月11日


(51)Int.Cl.*	微別記号	FI
HOIL 27/0 29/6 29/7 29/7 49/0	56 78 786	H01L 27/08 331E 29/66 49/00 Z 29/78 301J 613Z
(21)出顧番号	特數平9-358857	<b>審査請求 省                                   </b>
(22)出頭日 (31)優先権主張器 (32)優先日	平8 (1996)12月26日	(72) 発明者 内田 建 -357186 神奈川県横浜市磯子区町杉田町8番地 株 前12月26日 式会社東芝横浜事業所内
(33) 優先樞主張国	日本(JP)	(72)発明者 温海 明 神奈川県横浜市磯子区新杉田町8番地 株 式会社北芝横浜事業所内
		(72)発明者 大島 昭子 神奈川県川崎市奉区小向東芝町1番地 株 式会社東芝研究開発センター内
·		(74)代列人 井理士 鈴江 武彦 (516名) 最終資に続く

# (54) 【発明の名称】 半導体集積回路装置

## (57) 【要約】

【課題】 単一種子トランジスタ等のデバイスと従来型のCMOS等のデバイスとを、それぞれの特徴を生かしながら温敏化することが可能な半導体集積回路装置を提供する。

【解決手段】 シリコン基板11、このシリコン基板11上に形成された埋込み絶縁膜12及びこの埋込み絶縁膜12上に形成された表面シリコン層13とからなるSOI基板を用いた半導体集積回路装置において、シリコン基板11上に少なくとも一つの半導体デバイス32a、32bが形成され、装面シリコン層13上に少なくとも一つの半導体デバイス31a、31cが形成されている。シリコン層上に形成された半導体デバイスは半導体基板上に形成された半導体デバイスよりも小さな電源配圧で動作するように構成されている。



特別平10-242402

#### 【特許請求の範囲】

【請求項1】 半導体逃板と、この半導体基板上に形成 された絶縁膜と、この絶縁膜上に形成されたシリコン層 とからなるSOI基板を有する半導体集積回路装置にお ・いて、

前記半導体基板上に形成された少なくとも1つの半導体 デバイスと、

**前記シリコン層上に形成され、前記半導体基板上に形成** された半導体デバイスの電波電圧と異なる電源電圧で動 作する、少なくとも1つの半導体デバイスとを具備する ことを特徴とする半導体集積回路装配。

【翻求項2】 前記半導体基板上の半導体デバイスの電 源電圧は、前記シリコン層上の半導体デバイスの鉱源電 圧より大きいことを特徴とする請求項1に配載の半導体 华積回路裝置。

【訥求項3】 前記半導体基板上の半導体デバイスは、 前記シリコン層上の半導体デバイスの周辺に配置される ことを特徴とする請求項1に記載の半導体集和回路装

【請求項4】 前記半導体基板上に形成され、外部電源 20 から電源電圧の供給を受ける降圧回路、昇圧回路、増幅 回路、パルス発生回路を更に具備することを特徴とする。 請求項1に記載の半導体集積回路装置。

【請求項5】 前配絶縁瞑と前記シリコン層とのそれぞ れ側面は、導電性の材料によって扱われていることを特 徴とする開水項1に記載の半導体集積回路装置。

【請求項6】 前記導電性材料は接地電位に設定されて いることを特徴とする請求項5に記載の半導体集積回路

された絶縁膜と、この絶縁膜上に形成されたシリコン層 とからなるSOI基板を寄する半海体集積回路装置にお いて、

前記半導体基板上に形成された少なくとも1つの半導体 デバイスと、

前記シリコン層上に形成され、前記半導体基板上に形成 された少なくとも1つの単一電子索子と具備することを 特徴とする半導体集積回路装置。

【帥求項8】 前記単一電子紫子を構成する伝導体島と 前配半導体基板の結合容量をCとし、前配半導体基板上 40 の半導体デパイスの電源電圧をVとしたとき、C×Vが **梁電荷 e よりも十分に小さいことを特徴とする調求項7** に記載の半導体集積回路装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 **妣、特にSOI(Silicon On Insulator)基板をを用い** た半導体集種回路装置に関する。

#### [0002]

【従来の技術】最近、素子の微細化技術の進歩により、

電子1個の帯電効果を利用した単一電子トランジスタ等 の単一低子案子が作製されており(例えば、IEEE Tran 8. Magnetics vol.MAG-23 pp.1142-1145 )、大変注目 を集めている。単一電子索子は、電子↓個を刷御するこ とが可能な究極の電子デバイスであり、超低消費電力と いった優れた特徴を有する。

【0003】単一電子トランジスタは微小なトンネル接 合を2個有する伝導体島を吸小構成単位とし、この伝導 体島に容量的に結合された外部電位によって接合間に流 れる電流が削御される。より具体的には、伝導体島と容 量Cext をもって容量結合している外部電極の電位Vex t が、e/Cext 程度変化することで、電子の流れのO N/OPFを制御することができる。ここで、伝導体島 からみた全ての容量の総和をCとしたとき、単一電子素 子で得られる出力健圧変化および印加可能な電源電圧は およそe/C程度である。ところが、作製可能なCの大 きさは10gFのオーダーであることから、前述の健圧 変化として高々数mV租度しか得ることができない。段 計ルールが1桁小さくなると、電圧変化は2桁大きくな る。しかしながら、現在の微細化技術の進展を見ても、 将来にわたって出力電圧変化が100mVを超えること は極めて難しいと考えられる。単一電子索子は、いわゆ る単一電子トランジスタやターンスタイル楽子あるいは トンネル接合が1次元もしくは2次元に並んだものな ど、微小なトンネル接合を有し、電子の脊離効果を利用 した茶子の総体として用いる。

【0004】このように、単一電子トランジスタは、超 低消費電力という優れた特徴を持つものの、扱う信号の 大きさは従来のCMOSと比べて極めて小さく、ノイズ 【翻求項7】 半導体基板と、この半導体基板上に形成 30 に対する許容度も厳しい。また、貧減電圧としても数m V程度しか印加することができない。

【0005】一方、海膜SOI上に作製されたMOS型 電界効果トランジスタは、サブスレッショルド特性が良 好なため、しきい値電圧を小さく設定することが可能で ある。また、その構造上、寄生容量が小さいという特徴 がある。さらに、悲板パイアス傾圧によるしきい値傾圧 変化が小さいため、低電源電圧での動作が安定である。 これらのことから、薄膜SOI上に作製されたMOS型 電界効果トランジスタ (以下、MOSFET) は、パル クSi上に作製されたMOSFETより低電源低圧時に 高い駆動能力と脚作安定性を持つことができ、低消費電 力・高速助作が可能な次世代のデバイス構造として期待 されている。

【0006】ところが、このような海峡SOI上に作製 されたMOSPETは、基板浮遊効果による様々な問題 を有しており、例えばラッチアップに超因するソース・ ドレイン間耐圧の劣化のため、電源電圧を大きくするこ とができない。また、このソース・ドレイン間耐圧の劣 化は、nMOSFETの場合に特に厳しいことが知られ 50 ている。

特開平10-242402

3

【0007】このように、単一性子素子は数mVの電源電圧を使用し、神臓SOI上のMOSFETは1~2V程度の電源電圧を使用するのに対し、現在用いられているCMOS等においては3.3Vの推測電圧が主流である。0.1 μmの世代において、電源電圧は1Vになると推測されているが、いまだ単一粒子トランジスタの電源電圧とは大きな隔たりがある。

【0008】上述の如く、単一電子業子は、微細加工技術を利用した究極のデバイスであり、超低消費電力動作が可能である。しかしながら、扱う信号の大きさは従来型のCMOSが扱う信号の大きさに比べると非常に小さく、それゆえノイズに対する許容度がCMOSに比べて極めてきびしいという問題があった。また、単一電子トランジスクは、従来型のCMOSと比べるとその電源電圧が極めて小さいという問題があった。

#### [0010]

【発明が解決しようとする課題】本発明の目的は、単一電子素子等のCMOS等に比べて電源電圧が小さなデバイス、別の観点から言えばノイズ・マージンや入出力信号レベルが小さなデバイスと、従来型のCMOS等の電源電圧が大きなデバイスと、別の観点から言えばノイズ・マージンや入出力信号レベルが大きなデバイスとを、夫々の特徴を生かしながら混破化することが可能な半導体 単種回路装置を提供することにある。

### [0011]

【課題を解決するための手段】上記目的は次のような半 導体集積回路装置により遊成される。すなわち、半導体 基板と、この半導体基板上に形成された絶縁膜と、この 絶縁膜上に形成されたシリコン層とからなるSOI 基板 を有する半導体集積回路装置において、前記半導体基板 上に形成された少なくとも1つの半導体デバイスと、前 記シリコン層上に形成され、前記半導体基板上に形成された半導体デバイスの電源電圧と異なる電源電圧で動作 する、少なくとも1つの半導体デバイスとを具備することを特徴とする。

【0012】また、前記半導体基板上の半導体デバイスの電源電圧は、前記シリコン層上の半導体デバイスの電源電圧より大きいことが好ましい。

【0018】さらに、前配半導体基板上の半導体デバイスは、前配シリコン層上の半導体デバイスの周辺に配置されることが好ましい。

【0014】また、前記半導体基板上に形成され、外部 虹波から電源電圧の供給を受ける降圧回路、昇圧回路、 増幅回路、バルス発生回路を更に具備することが好ましい。 さらに前配絶縁膜と前配シリコン層とのそれぞれ側面は、導電性の材料によって行われていることが好ましい。

【0015】さらに前配導電性材料は接地館位に設定されていることが好ましい。

【0016】一方、上記目的は次のような半導体集積回路装置によっても達成される。すなわち、半導体基板と、この半導体基板上に形成された絶縁膜と、この絶縁膜上に形成されたシリコン層とからなるSOI基板を有する半導体集積回路装置において、前配半導体基板上に形成された少なくとも1つの半導体デバイスと、前記シリコン層上に形成され、前配半導体基板上に形成された少なくとも1つの単一電子索子と具備することを特徴とする。

【0017】また、前配半導体基板上の半導体デバイスの電源電圧は、前配シリコン層上の単一電子架子の電源電圧よりも大きいことが好ましい。

【0018】さらに、前館シリコン層上に形成された、 20 少なくとも1つのMOS型電界効果トランジスタを更に 具備することが好ましい。

【0019】また、前記シリコン層上のMOS型電界効果トランジスタの電源電圧は、前記シリコン層上の単一電子素子の電源電圧よりも大きいことが好ましい。

【0020】さらに、前記単一電子案子を構成する伝導体路と前記半導体基板の結合容量をCとし、前記半導体 基板上の半導体デバイスの電源電圧をVとしたとき、C ×Vが素電荷のよりも十分に小さいことが好ましい。

【0021】また前記半導体巡板上の半導体デバイス 30 は、前記シリコン層上の単一電子素子を含む半導体集積 回路の周辺に配置していることが好ましい。

【0022】さらに前配半導体基板上の半導体デバイスは、前配シリコン層上のMOS型電界効果トランジスタを含む半導体集積回路の周辺に配置していることが好ましい。

【0023】また、前記半導体基板上の半導体デバイス と前記シリコン層上の単一電子素子とは、前記シリコン 層上のMOS型館界効果トランジスタを介して相互に接 続していることが好ましい。

7 【0024】さらに前記半導体基板上に形成され、外部 電源から電源電圧の供給を受ける除圧回路、昇圧回路、 増幅回路、ベルス発生回路を更に具備することが好ましい。また前記絶縁膜とシリコン暦との側面それぞれが導 電性の材料によって覆われていることが好ましい。

【0025】を特徴とする請求項7に記載の半導体築積 回路装置。

【0027】また前記シリコン暦上の単一電子崇子の電 50 級電圧は、前記半導体基板上の半導体デバイスの電源電 20

物開平10-242402

圧の1/100未満であることが好ましい。

【0028】上配において、単一電子崇子は、いわゆる 単一電子トランジスタやターンスタイル素子あるいはト ンネル接合が1次元もしくは2次元に並んだものなど、 微小なトンネル接合を有し、粒子の帯電効果を利用した **菜子の総体として用いる。** 

【0029】前記半導体集積回路装置によれば、半導体 基板上に形成された半導体デバイスとシリコン層上に形 成された半導体デバイスとを電気的に完全に分離するこ とができる。したがって、単一低子業子等のCMOS等 10 に比べて電源電圧が小さなデバイス(ノイズ・マージン や入出力信号レベルが小さなデバイス)と、従来型のC MOS等の電源電圧が大きなデバイス(ノイズ・マージ ンや入出力信号レベルが大きなデバイス) とを、それぞ れの特徴を生かしながら同一の悲板上に混戯化すること が可能となる。すなわち、シリコン耐上の半導体デバイ スに対しては従来型のCMOSよりも低い配面電圧を用 いてその特徴を最大限に生かした回路ブロック等を形成 する一方、半導体基板上のCMOSにはCMOSに最適 な電源電圧を別途設定することができる。

【0030】このような前配半導体単独回路は、以下の ようにして形成される。

【0031】まず、半導体基板、この半導体基板上に形 成された絶縁膜及びこの絶縁膜上に形成されたシリコン 層とからなるSOI基板の第1の領域をマスクし、第1 の領域以外の第2の領域に形成されているシリコン層及 び絶縁膜を除去する。そして、第2の領域の半導体基板 を部分的に酸化して第2の領域のみに.LOCOS素子分 離傾域あるいはSTI索子分離領域を形成する。その 後、第1の領域に菜子分離領域を形成するが、この素子 分離は、第1の領域のシリコン層を部分的に酸化してL OCOS案子分離とするか、或いは第1の領域のシリコ ン層を部分的に除去してメサ型素子分離とするか、ある いはメサ型索子分離の後、絶縁膜を堆積し、CMPを施 すSTI索子分離とする。しかる後、第1の領域及び第 2の個域に半導体デバイスを形成する。

[0032]

【発明の実施の形態】以下、本発明の実施形態を図面を 参照して脱明する。

【0033】本発明は、半導体基板と、この半導体基板 上に形成された絶縁膜と、この絶縁膜上に形成されたシ リコン層とからなるSOI基板を有する半導体単微回路 装置に向けられている。本発明の特徴は、この半導体基 板上に一の半導体デバイスが形成され、また前記シリコ ン層上に他の半導体デバイスが形成されるが、前記シリ コン層上に形成される半導体デバイスは、前配半導体基 板上に形成された半導体デバイスの電泳電圧と異なる電 砂粒圧で動作するものである。

【0034】上述した本発明の特徴の下で、本発明に係 る半導体集積回路の好遊な実施形態を図1を診照して説 50 は、単一粒子素子140gの伝導体曲と、半導体基板1

明する。即ち、本実施形態の集積回路装置は、外部の電 圧変動や温度変化に対して極めて敏感である単一電子素 子を有しながら、容量が数pF以上の大きな外部バスを 数Vレベルで駆動することが可能である。

【0035】図1に示すように、本実施形態の半導体集 積回路では、外部パス150を駆動するためのパッファ 回路、外部単位を半導体装置に最適な電源単圧とするた めの降圧回路、半導体装置の出力を外部単位で高めるた めの昇圧回路、ノイズを多く発生するクロック回路、及 び/又はパルス回路の如き回路130''を構成する半導 体デパイス130 (130<sup>°</sup>) を、半導体基板I00上 に形成している。この半導体デバイス130 Cは、MQ S型電界効果トランジスタ130g, バイポーラトラン ジスク1306等よりなる。また、単一電子案子140 a や薄膜SOIーMOSFET140bを含む超低消費 電力及び高機能の機能ブロックを構成する半導体デバイ ス140(140~)を、シリコン層120上に形成し ている。尚、半導体器板100上に形成している半導体 デバイス130は、低出力、小振幅、低消費能力の半導 体デバイス130 である。また、シリコン図120上 に形成している半導体デバイス140は、大出力、大振 幅、大消費電力の半導体デバイス140~である。

【0036】このような構成をとることで、外部パス1 50を数ポルトのレベルで駆励し、半導体基板100の 電位が変動しても、単一電子案子140aの伝導体島と 半導体基板100の結合容量が絶縁膜110の存在によ り極めて小さくなるため、半導体デパイス140(14 0′)の単一電子聚子140 aがピット・エラーを起こ すことがなくなる。

【0037】また、外部パス150を駆動することによ る低力消費で半導体基板100の湿度が上昇しても、半 導体デバイス140(140~)の単一低子素子140 aはやはり半導体基板100上の絶縁膜110により半 導体基板100と熱分離されているため、温度上昇が著 しく抑えられ、ビット・エラーを起こすことがなくな

【0038】この時、半導体基板100上の半導体デバ イス130の方が、シリコン圏120上の半導体デバイ ス140よりも熱容量が十分に大きいため、シリコン脳 120上の半導体デバイス140の電源館圧を、半導体 基板100上の半導体デバイス130の電源低圧よりも 小さくし、消費電力を抑えることが望ましい。これは、 シリコン層120上の半導体デバイス140が、1V程 度以下の電源電圧で高機能性を発揮するが、外部電源電 圧は従来から使用されている3、3Vや1、5Vがこれ からも使用されていくであろうことを考えると、その有 利性はより明らかである。

【0039】また、半導体デバイス140の単一粒子架 子140gのビット・エラーをより完全に抑えるために

物開平10-242402

00の結合容量Cext と、半導体基板100の最大電圧

7

変化Vext との積が、柔電荷よりも充分に小さくなるだ け、絶縁膜110厚さを厚くすることが望ましい。

【0040】なお、ここでいう単一電子素子140 a は、いわゆる単一電子トランジスタやターンスタイル素 子、あるいはトンネル接合が1次元乃至2次元にアレイ 状にならんだものなど、微小なトンネル接合を有し唯子 の併電効果を利用した案子であればどのようなものでも かまわないことはもちろんである。

【0041】同じく図1を参照して本発明に係る別の実 10 施形態の半導体集積回路装置を説明する。本実施形態の 半導体集積回路装置は、先に述べた半導体集積回路より も動作速度を向上し得、また低消費電力性を向上するこ とができる。

【0042】別の実施形態の半導体集積回路装置は、シ リコン届120上に、単一梃子案子140a及びMOS 型電界効果トランジスタ140bを形成し、半導体基板 100上に半導体デバイス130を形成している。

【0043】海膜シリコン層をチャネル部として有する MOS型電界効果トランジスク140トは、半導体基板 20 100上のMOS型電界効果トランジスタ130aに比 べて、接合容量や配線容量を小さくでき、またSub-thre shold 特性が改善されることから、しきい値電圧をより 低く設定することが可能で、同じ電源電圧を使用したと きにはより駆動力が高く、高速な巣殺回路を構成するこ とが可能となる。

【0044】従って、外部パス150を駆動したり、外 部電源を降圧したり、クロック信号を発生したりする回 路130''を、半導体基板100上に形成し、また、シ リコン層120上には、その他の高速ロジック等の回路 30 をMOS型電界効果トランジスタ140bで形成し且つ 比較的低速でもよい機能の回路あるいは低消費電力が強 く記まれる回路等を単一電子索子140aで形成するこ とにより、最も高いパフォーマンスを発揮する半導体集 **種回路を提供できる。** 

【0045】この場合、単一電子索子140aの超低消 **費電力性を最大限に生かすために、単一電子案子140** aの種源電圧を取も小さく設定すると共に、シリコン脳 120上のMOS型電界効果トランジスタ140b、半 薄体ៈ添板100上の半導体デバイス130の順番で電源 40 低圧を大きくしていくことが望ましい。

【0046】このような構成をとることで単一電子素子 1408と、最も電圧変化の大きな半導体基板100上 の半導体デバイス130とは、半導体基板100上の絶 | 緑膜110を通して容量接合される。また、シリコン層 120上のMOS型電界効果トランジスタ140bと単 一電子紫子140aとの結合容量は、半導体基板100 上の半導体デバイス130との結合容量に比べて大きい ものの、シリコン層120上のMOS型電界効果トラン

べて1/2~1/5程度に設定可能であるため、容量に 対する制限は同程度に殺くすることが可能である。従っ て、前述したように、単一電子索子 ] 40 g, MOS型 電界効果トランジスタ140b、半峰体デバイス130 の戦源電圧を、前述と同様に設定することで、消費電力 性、高速性、怙頼性の点でさらによいパフォーマンスを 発抑することが可能となる。

【〇〇47】また、単一粒子素子140aは出力インピ ーグンスが高いので、MOS型電界効果トランジスタ1 40 bのように入力インピーダンスが高い素子で受ける ことが望ましい。さらに、単一電子業子140aは一般 的には駆動力が低く、出力ノードの容量が大きいと、ス ピードが著しく遅くなるという問題があるため、半導体 拡板100上のMOS型電界効果トランジスタ130a と接続するよりも、シリコン層120上のMOS型電界 効果トランジスタ140bと接続するほうが、金体の容 **俄を減らせるためには好ましい。これは、シリコン層1** 20上のMOS型電界効果トランジスタ140bがより 低電圧で高駆励力を発揮することができるという点から も好ましい。

【0048】次に、SOI基板を用いた半導体集積回路 装置における、半導体基板100上に形成される半導体 デバイス130と、シリコン暦120上に形成される半 導体デバイス140との配置の各種形態を説明する。

【0049】図2に示す実施形態は、SOI基板を用い た半導体集徴回路装置200の半導体基板上に半導体デ パイス130が形成され、半導体基板上に形成された絶 **綾 以上に形成されたシリコン層に半導体デバイス 1,40** が形成された例である。

【0050】図3に示す実施形態は、SOI基板を用い た半導体集積回路装置210の半導体基板上にMOSF ET、バイポーラトランジスタの如き半導体デバイス1 30が形成され、半導体基板上に形成された絶縁腋上に 形成されたシリコン層の中心部に単一電子索子140 a が形成され、該単一電子索子140aの外周部にMOS FET140bが形成された例である。

【0051】図4に示す実施形態は、図2に示す半導体 集積回路装置200と向様のデバイス200a~200 1 を含む、SOI 基板を用いた半導体集積回路装置22 0である。なお、シリコン120層上の単一電子聚子1 40と容量的に結合するすべての配線170は、その配 線170における最大の電圧変化が大きければ大きいほ ど結合容量が小さくなるように、できるだけ単一電子素 子140aから遠くに配置されていることが立ましい。 従って、大きな電源ラインや、大きな電源電圧を使用す る半導体恐板100上の半導体デバイス130をつなぐ 配線170μは、シリコン層120の上を通らない方が 盆ましい。

【0052】すなわち、半導体基板100上の半導体デ ジスク1406の電源電圧は、半導体基板100上に比 50 パイス130は、シリコン層120上に形成された半導

特別平10-242402

9

体デバイス140の周りに配置している。

【0053】次に、本発明の別の好適実施形態を説明す る。図5は、本発明に係る半導体集積回路装置の構成例 を概念的に示したプロック図である。半導体デバイスが 形成されるSOI盃板9は、第1の領域1と第2の領域 2とに大別される。第1の領域1には、主として超高 連、超低消費電力或いは低電源電圧の半導体デバイスが 形成され、主としてロジックやメモリ等の高機能回路ブ ロックが構成されている。この第1の領域1に形成され る半導体デバイスとしては、単一電子トランジスタ3や MOSFET4があり、これらはシリコン基板上に埋込 み絶縁膜を介して形成された表面シリコン層上に形成さ れている。単一電子トランジスタ3には例えば数mVの 電源電圧が供給され、MOSFETAには例えばIVの 電源電圧が供給される。なお、単一電子トランジスタ3 及びMOSFET4の両方を必ずしも設ける必要はな く、いずれか一方のみ設けるようにしてもよい。また、 単一電子トランジスタ及びMOSFET以外の半導体デ バイスを設けてもよい。

【0054】第2の領域2には、主として大出力の半導 20 体デバイスが形成され、主として外部回路6との間のインターフェース回路ブロック(入力回路、出力回路或いは入出力回路)が構成されている。この第2の領域2に形成される半導体デバイスとしてはMOSFET5があり、これはバルクSi基板上に直接形成されている。MOSFET5には、例えば3.3 Vの電源種圧が供給される。なお、MOSFET以外の半導体デバイスを設けてもよい。

【0055】第1の領域1と第2の領域2とは相互に接続されており、外部回路6から入力される信号は第2の 30 領域2に設けたインターフェース回路でレベル変換された後第1の領域1に送られ、また、第1の領域1からの信号は第2の領域2に設けたインターフェース回路でレベル変換された後外部回路6に出力される。

【0056】つぎに、本発明に係る半導体集積回路装置の具体的な構成例を図6及び図7を参照して説明する。本構成例は、表面シリコン層上のMOSFETによって構成されるCMOSインパータと、パルクSi基板上の従来型のCMOSインパータとを同一のSOI基板上に混軟化した例である。

【0057】図6は、半導体無種回路の構造を示す断面図である。ベルクSi恋板11上に、SiOz等の埋め込み絶縁膜12が形成されている。nMOSFET31a及びpMOSFET31bの活性層となるノンドープシリコン層13aと、nMOSFET31aのソース・ドレイン拡散層となるn・シリコン層13bと、pMOSFET31bのソース・ドレイン拡散層となるp・シリコン層13cとは、埋め込み絶縁膜12上の単粧晶シリコンからなる表面シリコン層に形成されている。

【0058】nMOSFET31a及びpMOSFET 50

31bのゲート絶縁膜14上に、ポリシリコン等のゲート電極15が形成されている。A1等の配線層17は、TEOS等の層間絶縁膜16に形成された開口部を介し、n°シリコン層13bとp°シリコン層13cとゲート電極15とにコンタクトするように形成されてい

【0059】このように、第1の領域31には、バルク Si基板11上に埋め込み絶縁膜12を介して形成され た表面シリコン層上に、メサ型級子分離によって分離された RMOSFET31a及びpMOSFET31bが 形成されている。

【0050】pウエル18aにはnMOSFET32aが形成され、nウエル18bにはpMOSFET32bが形成されている。n・拡散層19aはnMOSFET32aのソース・ドレイン拡散層としてに形成され、p・拡散層19bはpMOSFET32bのソース・ドレイン拡散層として形成される。

【0061】nMOSFET32g及びpMOSFET32bのゲート絶縁膜20上に、ポリシリコン等のゲート電極21が形成される。

【0062】A1等の配線層22は、個関純線膜16に形成された開口部を介してn\*拡散層19a、p\*拡散層19b及びゲート電極21とコンタクトするように形成されている。nMOSFET32aとpMOSFET32bとは、LOCOS素子分離23によって分離されている。

【0063】このように、第2の領域32には、バルグ Si基板11上にnMOSFET32a及びpMOSF ET32bが形成されてており、これらにより従来型の CMOSが構成されている。

【0064】図7は、図6に示した構造によって得られる半導体集積回路の回路構成例を示した図である。第1の傾域31(第1の回路ブロック)には、図6に示したnMOSFET31a及びpMOSFET31bによって2個のCMOSインバータが形成されている。そして、このCMOSインバータの基準重位部40と電源部41との間には、例えば1Vの電源電圧が供給されている。

【0065】第2の領域32(第2の回路ブロック)に 40 は、図6に示したnMOSFET32a及びpMOSF ET32bによって2個のCMOSインバータが形成されている。そして、このCMOSインバータの基準配位 部40と電源部42との間には、例えば3.3Vの電源 電圧が供給されている。

【0066】このようにして得られる半導体集積回路は、第1の領域31(第1の回路ブロック)では超低消費電力かつ高速な増幅段が構成されており、第2の領域32(第2の回路ブロック)によって大きな出力を得ることができる。

【0067】なお、図7の例では、第1の領域31(第

(7)

10

特別平10-242402

11

1の回路ブロック)に形成されたCMOSインバータと第2の領域32(第2の回路ブロック)に形成されたCMOSインバータとを直接接続しているが、一般的には、両インバータ間のレベル関整を行うために、第2の領域32にレベルシフタを形成し、このレベルシフタを介して両インバータが接続される。

【0068】また、図7の例では、第1の領域31(第1の回路ブロック)に入力された信号を第2の領域32(第2の回路ブロック)から出力するように構成しているが、これとは逆に、第2の領域32(第2の回路ブロック)に入力された信号を第1の領域31(第1の回路ブロック)から出力するように構成してもよい。この協合にも、両回路ブロック間には通常レベルシフタが設けられる。

【0069】つぎに、本発明に係る半導体集積回路装置の他の構成例を図8及び図9を参照して説明する。本構成例は、表面シリコン層上のMOSFET及び単一トランジスクによって構成されるインバータと、バルクSi基板上の従来型のCMOSインバータとを同一のSOI基板上に旋載化した例である。

【0070】図8は、半導体無額回路の構造を示す断面 図である。なお、図6に示した構成要素と実質的に同一 或いは対応する構成要素には同一番号を付し、詳細な説 明は図2に示した例の対応する説明を参照するものとす る。

【0071】本構成例が図6に示した构成例に対して大きく異なる点は、本構成例では、第1の領域31に側壁 単一電子トランジスタ31cを形成し、さらに第1の領域31にLOCOS東子分離24を形成したことである。なお、側壁単一電子トランジスタについては後逃するが、すでに出願されている特願平8-191759号の明細番及び図面、特願平7-56907号或いは特願平7-185871号の明細番及び図面にも詳細に記載されている。

【0072】図9は、図8に示した構造によって得られる半導体集積回路の回路構成例を示した図である。第1の領域31(第1の回路ブロック)には、図8に示したnMOSFET31a及び単一電子トランジスタ31cによって構成されるインバータと、図8に示した2個のnMOSFET31aによって構成されるインバークとが形成されている。nMOSFET31a及び単一電子トランジスタ31cによって構成されるインバータに対しては、基準電位部40と電源部41aとの間に例えば数mVの電源電圧が供給されている。また、2個のnMOSFET31aによって構成されるインバータに対しては、基準電位部40と電源部41bとの間に例えば1Vの電源電圧が供給されている。

【0073】第2の領域32(第2の回路プロック)に は、図8に示したnMOSFET32a及びpMOSF ET32bによって2個のCMOSインパータが形成さ 50 れている。そして、このCMOSインバータの基準配位 部40と虹源部42との間には、例えば3.3Vの電源 電圧が供給されている。

12

【0074】なお、図9の例では、第1の傾嫁31(第 1の回路ブロック)において、nMOSFET31a及 び単一電子トランジスタ31cによって構成されるイン パータと2個のnMOSFET31aによって構成され るインバータとを直接接続しているが、一般的には、両 インパータ間のレベル脚整を行うために、レベルシフタ を介して同インバータが接続される。

【0075】また、図9の例では、第1の個域31(第1の回路ブロック)に形成されたインパータと第2の領域32(第2の回路ブロック)に形成されたインパータとを直接接続しているが、一般的には、両インパータ間のレベル調整を行うために、第2の領域32にレベルシフタを形成し、このレベルシフタを介して両インパータが接続される。

【0076】さらに、図9の例では、第1の領域31 (第1の回路プロック)に入力された俗号を第2の領域 32 (第2の回路プロック)から出力するように構成しているが、これとは逆に、第2の領域32 (第2の回路プロック)に入力された信号を第1の領域31 (第1の回路プロック)から出力するように構成してもよい。この場合、第1の領域31 (第1の回路プロック)では、2個のnMOSFET31aによって構成されるインバータの出力が、nMOSFET31a及び単一電子トランジスタ31 cによって構成されるインバークの入力となるよう、両インパータを接続することが好ましい。

【0077】つぎに、例えば図8に示したような半導体 集積回路を作製する場合の製造工程例について、図10 を参照して説明する。すなわち、表面シリコン層上及び バルクSi基板上の累子双方に対してLOCOS案子分 雕を用いている。なお、図8に示した構成要素と実質的 に同一或いは対応する構成要素については同一番号を付 している。

) 【0080】つぎに、フォトレジスト52を除去した

たゲート絶縁膜である。

(8)

特開平10-242402

13

後、SO「基板を例えば緩衝フッ酸溶液中に浸積して、 表面シリコン蘭13上のシリコン酸化膜51及びパルク Si基板11上に露出している型め込み酸化膜12を除 去する(図10(c))。

【0081】つぎに、基板表面を酸化して酸化膜53を50nm程度の膜厚で形成する。 続いて、イオン・インプランテーションによりπウエル18g及びpウエル18bを形成する(図10(d))。

【0082】つぎに、酸化膜53上に、W圧CVD法等を用いてシリコン窒化膜54を堆積する(図10 (e))。

【0083】続いて、バルクSi基板11上に素子分離 領域を形成するため、図示しないフォトレジストにより 朗ロパターンを形成してシリコン窒化膜54を部分的に 除去した後、残されたシリコン窒化膜54をマスクとし て酸化を行い、バルクSi基板11上にLOCOS索子 分雕23を形成する(図10(f))。

【0084】つぎに、滅圧CVD法等によりシリコン窒化膜55を堆積する。続いて、表面シリコン層13上に案子分離傾域を形成するため、図示しないフォトレジス 20トにより開口パターンを形成してシリコン窒化膜55を部分的に除去した後、残されたシリコン窒化膜55をマスクとして表面シリコン層13の酸化を行い、表面シリコン層13上にLOCOS案子分離24を形成する(図10(g))。

【0085】なお、LOCOS聚子分離を2回に分けて 形成しているのは、愛面シリコン層13上の索子とバル クSi基板11上の索子とで、最適な業子分離酸化膜の 膜厚が異なるためである。

【0086】上記工程の後は、従来のシリコンMOSF ETを作製する工程を表面シリコン層13及びバルクS i 並板11に施すとともに、個壁単一電子トランジスタ を作製する工程を表面シリコン層13に施すことによ り、図8に示すような構成が完成する。

【0087】ここで、側壁単一電子トランジスタの一例について、図12~図15を参照して説明する。なお、 詳細については、特願平8-191759号の明細書及 び図面に記載されている。

【0088】図12は、個壁単一電子トランジスタの構成例を示した鳥かん図である。すなわち、表面に絶縁膜40層102及び絶縁膜層102上に形成されたシリコン等の半導体薄膜層が形成された半導体逃板101(SOI 基板)を用い、チャネルはゲート電極113からの電圧制御によりシリコン薄膜層107(図13~図15参照)の側壁部に形成される。ここで、シリコン薄膜層は半導体膜層109に形成された部分的な薄い層であり、電子機度制御手段111直下にゲート絶縁膜114を介してゲート電極113に隣接している。そして、電子機度制御手段は、電子線描画によりパターニングした2つの電子機度制御用電極111からなり、この電子機度制

御用電板111によりシリコン薄灰層107内の空乏層の仲ぴが制御されて、トンネル接合の接合面積が制御できる。又、ソース・ドレイン領城116、117(図13~図15参照)は2本の電子濃度制御用電極111によりシリコン薄灰層107に形成される。108は来子分雕領域、114はシリコン薄膜層の側壁部に形成され

14

【0089】ここで、トンネル接合面積及び中間低極の 大きさについて述べる。シリコン海膜風107の膜厚 は、表面の熱酸化により5 n m以下にまで刷御可能であ り、電子濃度制御用電極111及びゲート配極113に よりシリコン蒋瞑層107に形成される反転層原が約1 〇 n m以下とすると、約50 n m² 以下の接合面積が得 られる。又、二つのトンネル控合的に形成される中間は 極部の容量は、シリコン海膜層の厚さと反転層厚と二つ の電子農庻削御用電極111間距離の積により決定され る。トンネルバリアを形成するための2つの電子温度制 御用電極111は、電子線描画技術により50mm間隔 で50mmの幅まで微細化ができる。したがつて、2つ の電子濃度制御手段111間の距離は、空乏層の伸びを 考慮すれば50mm以下になる。つまり、直列接続され た2つのトンネル接合と中間電極の全容量和は2 a F以 下がえられる。

【0090】又、電子機度制御手段により、チャネル層の表面側の空乏層の伸びを自在に制御できることから、トンネルバリアを形成すること、或いはこのトンネルバリアのバリアハイトを自在に制御することが可能である。

【0091】次に、図12に示した側壁単一電子トランジスタの製造方法について、図13と、図14と、図15とを用いて脱明する。なお、これらの図において、A-A´、A1-A1´断面は図2のAn-An´断面の、B-B´、B1-B1´、B2-B2´断面は図6のBn-Bn´断面の各工程における断面図である。【0092】まず、図13(a)の断面図に示すよう

に、シリコン等の半導体基板101上に順次絶縁酸層102及びシリコン等からなる半導体膜層103が形成されたSOI基板上に、熱酸化法等により薄い酸化膜層104を形成し、半導体層のうち薄膜化予定領域を除き、シリコン窒化膜等の酸化防止膜105をリングラフィー工程及びRIE法等のエッチングにより形成する。そして、図13(a)に示すように、酸化防止膜105により囲まれたシリコン膜層の上部領域を選択的に熱酸化して酸化膜106とする。この熱酸化の酸化温度、時間、酸化雰囲気等を制御すれば、チャネルとなるシリコン薄膜層107の膜厚を例えば5nm程度に制御できる。

近子覆皮制御手段111直下にゲートAA線以114を介 してゲート電極113に隣接している。そして、電子機 度制御手段は、電子線描述によりパターニングした2つ の電子機度制御用電極111からなり、この電子機度制 50 する。この後、図13(c)に示すように、隣接する索 (8)

**物期平10-242402** 

15

子間と電気的に分離する為の索子分離膜108をLOC OS法、STI法等により形成する。図13(d)は、 図13(c)の平面図である。素子領域109は、その **岡田が茶子分離倒板108により囲まれ、中央にはシリ** コン薄膜層107が形成されている。

【0094】この後、図14(a)の平而図に示すよう に、索子傾域109表面に熱酸化法或いはCVD法等に より、酸化酶等の絶縁膜110を形成する。ここでも、 **熱酸化法において、熱処理温度、熱処理時の雰囲気、熱** 処理時間等を制御することで、チャネルが形成されるシ 10 リコン薄膜層の厚さ(チャネル幅)がヵmレベルで制御 できる。そして図14 (a) に示すように、絶縁膜層1 結晶シリコン等の導電体からなる電子濃度制御用電極1 11を形成する。この時、50nm程度の幅の狭い電子 磯度制御用電板111を50nm程度の微小間隔で形成 する場合には、電子線描画方法を用いたリングラフィー 工程及びRIE法等の異方性エッチングを行う。この方 法で絶縁膜層110上に触子濃度制御用触極111を形 成することが、直接真空蒸着等の蒸着法により形成する 20 よりも、加工の側御性等の理由から好ましい。図14 (a) の平面図におけるB1-B1 断面を図14 (b)に示す。

【0095】次に、粒子濃度制御用館極111を覆う絶 緑膜112を形成し、シリコン膜層107の側壁を露出 させるべく、絶縁睽112、電子濃度制御用電極11 1、絶縁膜110、及びシリコン膜脳107の部分領域 を順次エッチングし、図14(c)のB-B 断面に示 すように、電子渡度制御用電極111の側壁部、シリコ ン海膜層107の側壁部に、熱酸化法等により酸化膜等 30 のゲート絶縁膜115を形成する。ここでは、絶縁膜1 15と同時に形成しているが、後に形成するゲート電極 113と電子濃度制御用電極111とが絶縁されるよう に、これらが離開して形成されればよく、同時に絶縁膜 115を形成する必要はない。

【0096】次に、図15 (a) のB2-B2 断面図 に示すように、チャネルが形成されるシリコン薄膜層 1 07にゲート絶縁膜114を介して隣接するゲート電極 113を、側壁残しの技術を用いて形成する。なお、図 12の鳥かん図は、図15 (a) の絶縁膜112を除い た状態を示している。

【0097】この後、図15 (b) の平面図に示すよう に、2本の低子級度制御用電板111を両側から挟むよ うにソース・ドレイン領域116、117をイオン注入 法等により形成する。この膜、導入するイオンの不純物 は、p型の導電型としては例えばポロン、n型としては 例えば燐やヒ素がある。

【0098】そして、索子領域を覆う層間分離膜(図示 せず)を形成し、ゲート電極、ソース・ドレイン電極に

16 なる配線を形成して、図14に示すような側壁単一電子 トランジスタが完成する。

【0099】つぎに、例えば図6に示したような半導体 集積回路を作製する場合の製造工程例について、図11 を参照して説明する。すなわち、姿面シリコン層上の素 子に対してはメサ型案ぞ分雕を用い、バルクSi基板上 の系子に対してはLOCOS※子分離を用いている。な お、図14に示した製造工程例の途中の段階までは共通 であるため、図10に示した構成変素と実質的に同一収 いは対応する構成要素については同一番号を付してい

【0100】図10 (e) の工程の後、バルクSi基板 11上に米子分離領域を形成するため、図示しないフォ トレジストにより開口パターンを形成してシリコン窒化 **灰54を部分的に除去した後、残されたシリコン窒化膜** 54をマスクとして酸化を行い、バルクSi基板11上 に、LOCOS崇子分離23を形成する(図11 (a)).

【0101】つぎに、シリコン窒化胶54をRIE装置 により例えばCF4 のような反応性ガスを用いて除去し た後、メサ型素子分離を形成するためのマスクとして、 フォトレジスト56を形成する(図11(b))。 【0102】つぎに、例えば反応性イオンエッチング装 置中でCHF: 等の反応性ガスを用いてシリコン酸化膜 53を除去し、引き続いて例えばHBr等の反応性ガス を用いて表面シリコン層13を除去する(図11 (c)) "

【0103】つぎに、フォトレジスト56を除去した 後、露出表面の埋込み酸化膜12が除去される程度に5 〇 「 基板を緩衝フッ酸溶液に投積する (図11 (d)).

【0104】つぎに、パルクSi拯板11及び表而シリ コン周13それぞれにゲート酸化膜14及び20を形成 し、統いてゲート酸化膜14及び20上にそれぞれゲー ト電極15及び21を形成する(図11(e))。

【0105】上記工程の後は、従来のシリコンMOSF ETを作製する工程を表面シリコン層13及びパルクS i 巫板11に施すことにより、図6に示すような構成が 完成する。

【0106】なお、側壁単一電子トランジスタを作製す る工程を表面シリコン層13に施すことにより、図8と 同様な半導体無視回路を作製することも可能である。

【0107】図16は本発明に係る一実施形態の半萬体 集積回路の構造を示す断面図である。 凶6と同一部分に は同一符号を付した図16に示すように、図10及び図 11にて示した工程によりゲート電極20を形成し、S /Dイオンインプランテーションを施した後、偏間路級 膜となる酸化膜60を、例えばLPCVD法等により例 えば5000オングストローム堆積する。その後、CM つながる開口を形成し、アルミニウムや飼等の金属から 50 P工程を施して表面を平坦化した後、RIE法等により

(10)

**特別平10-242402** 

17

コンククト・ホールを開口する。次に、この開口したコ ンククト・ホールに、例えばタングステン等の電極材 6 1でコンタクト・ホールを埋め込む。その後、AIある いはCu等により上面での配線を施せば、図16に示し たような半導体集積回路が完成する。

【0108】次に、図6と同一部分には同一符号を付し た図17を参照して、本発明に係る一実施形態の半導体 **集積回路を説明する。この実施形態の半導体集積回路** は、シリコン層と半導体基板の電気的な絶縁をより完全 にすることができる。図10及び図11にて示した工程 10 によりゲート電極20を形成し、S/Dイオンインプラ ンテーションを施した後、層間絶縁駆となる酸化膜70 を、例えばLPCVD法等により例えば5000オング ストローム地積する。その後、CMP工程を施して表面 を平坦化した後、RIE法等によりシリコン層13b、 13cと半導体拡板11の境界にコンタクト・ホールを 形成した後、シリコン層13b, 13c及び半導体基板 11との低気的な絶縁をとるために、酸化胺71を例え ば100オングストローム程度堆積する。

【0109】その後、例えばタングステン等の破極材で 2により、先ほどのコンタクト・ホールを埋め込む。そ の後、ふたたび酸化膜73をプラズマCVD法等により 例えば1000オングストローム堆積する。この堆積し た酸化膜73に、半導体デバイスのS/D電極あるいは ゲート電極領域にコンタクトをとるためのコンタクト・ ホールを開口する。この開口したコンタクト・ホール に、例えばタングステン等の電極材74を埋め込む。そ して、AlあるいはCu等により上面での配線を施せ ば、図17に示したような半導体與積回路が完成する。 【0110】このような構成をとることで、シリコン層 30 13cは、シリコン層13cと半導体基板11の境界の 電極72によって、半導体基板11から電気的にシール ドされるためより信頼性の高い半導体集積回路を提供す ることが可能となる。さらに、電気的な分離を完全にす るために、シリコン層と半導体製板との境界にけいせい した電極75は、接地していることが望ましい。

## [0111]

【発明の効果】以上述べたように、本発明における半導 体集積回路装置では、半導体基板上に形成された半導体 デバイスとシリコン層上に形成された半導体デバイスと 40 を電気的に完全に分離することができる。

【0112】したがって、単一電子トランジスタ等のC MOS素子等に比べて電源電圧が小さなデバイス(ノイ ズ・マージンや人出力倡号レベルが小さなデバイス) と、従来型のCMOS秦子等の電源電圧が大きなデバイ

18 ス(ノイズ・マージンや入出力信号レベルが大きなデバ

イス)とを、それぞれの粉徴を生かしながら同一の巫板 上に促収化することが可能となる。

### 【図面の間単な説明】

【図1】本発明に係る半導体集積回路裝置の構成を概念 的に示した図。

【図2】本発明に係る半導体集団回路装置の好適例を示 した図。

【図3】本発明に係る半導体集積回路装置の好適例を示 した図。

【図4】本発明に係る半導体集積回路装置の好適例を示 した図。

【図5】本発明に係る半導体集積回路装置の構成例を概 念的に示したブロック図。

【図6】本発明に係る半導体集積回路装置の具体的な構 成の一例を示した凶。

【図7】図6に示した構造によって得られる回路構成例 を示した図。

【図8】本発明に係る半導体集積回路装置の具体的な構 **20** 成の他の例を示した図。

【図9】図8に示した構造によって得られる回路構成例 を示した図。

【図10】本発明に係る半導体集積回路装置の製造工程 の一例を示した図。

【図11】本発明に係る半導体集棋回路装置の製造工程 の他の例を示した図。

【図12】単一電子トランジスタの構成例を示した図。

【図13】図12に示した単一電子トランジスタの製造 工程について、その工程の一部を示した図。

【図14】図12に示した単一電子トランジスタの製造 工程について、その工程の一部を示した図。

【図15】図12に示した単一電子トランジスタの製造 工程について、その工程の一部を示した図。

【図16】本発明に係る半導体無積回路装置の具体的な 構成のさらに他の例を示した図。

【図17】本発明に係る半導体集積回路装置の具体的な 構成のさらに他の例を示した図。

## 【符号の説明】

11…シリコン基板

12…埋込み絶縁膝


13…表面シリコン層


31a、31b…MOSトランジスク

31 c…単一電子トタンジスク


32 a 、 32 b … MOSトランジスタ

**特開平10-242402** 






[図4]





(12)

特別平10-242402

[図6]








【図9】

[图8]


320 32

40 320



(13)


特別平10-242402




(14)


特別平10-242402


[図14]













(b) B<sub>2</sub> B'<sub>2</sub>





[图17]



(15)

特開平10-242402

フロントページの続き

(72) 発明省 古賀 淳二

神奈川県横板市磯子区新杉田町8番地 株式会社東芝横浜事業所内